实验8：4位奇偶校验器

xiaxue | 2023-10-09 10:36:26 阅读：984

Warning: file_get_contents(https://www.eetree.cn/wiki/_media/4%E4%BD%8D%E5%A5%87%E5%81%B6%E6%A0%A1%E9%AA%8C%E5%99%A8%E7%9C%9F%E5%80%BC%E8%A1%A8.png?w=300&tok=02a86b): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controllersspace/ArticlesmanageController.php on line 270 Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF4%E4%BD%8D%E5%A5%87%E5%81%B6.png?w=300&tok=64a86f): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controllersspace/ArticlesmanageController.php on line 270

实验目的

（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；
（2）通过实验理解和掌握奇偶校验器原理；
（3）掌握用Verilog HDL描述奇偶校验器的方法。

实验任务

设计一个4位奇偶校验器电路。要求当输入的4位二进制码中有奇数个“1”时，输出为“1”，否则输出为“0”。

实验原理

奇偶校验，即判断输入变量中1的个数。当输入变量中1的个数是奇数时，输出为1。当输入变量中1的个数是偶数时，输出为0。真值表及逻辑表达式如下所示：

Y=A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+AB’C’D’+AB’CD+ABC’D+ABCD’
经过化简得到：Y=A⊕B⊕C⊕D

逻辑电路

Verilog HDL建模描述

4选1多路选择器程序清单mult4.v

  module parity4   (
     input wire a,b,c,d,           //定义4个输入
     output wire led    	        //定义奇偶校验输出结果对应的led
   );
   assign led = a^b^c^d;		//根据逻辑表达式赋值
  endmodule

实验步骤

打开Lattice Diamond，建立工程。
新建Verilog HDL设计文件，并键入设计代码。
综合并分配管脚，将输入信号(a,b,c,d)分配至拨码开关(M7,M8,M9,M10)，将输出信号led分配至板卡上的LED(N13)。
构建并输出编程文件，烧写至FPGA的Flash之中。
改变拨码开关，观察输出结果。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。